數字電路論文精品(七篇)

序論：寫作是一種深度的自我表達。它要求我們深入探索自己的思想和情感，挖掘那些隱藏在內心深處的真相，好投稿為您帶來了七篇數字電路論文范文，愿它們成為您寫作過程中的靈感催化劑，助力您的創作。

篇(1)

在高速數字電路設計技術的研究中,最為主要的研究點在于:

(1)高速數字電路信號的完整性;

(2)高速數字電路電源的設計兩個方面。在本節中,筆者將進行系統的闡述,強化對高速數字電路設計的認識與研究。具體而言,主要在于以下幾點內容:

1.1高速數字電路信號的完整性設計

在高速數字電路信號的完整性設計中,最主要的研究要點在于兩個方面:一是不同電路信號網傳輸信號的干擾情況;二是不同信號在電路信號網中的相互干擾情況。也就是說,在電路信號的完整性中,信號干擾是最為關鍵的因素,無論是對于干擾問題,還是對于反射問題,都是高速數字電路信號完整性設計的研究要點。在理想狀態之下,不同阻抗是相等的,存在相互匹配性。所以,在電路設計的過程中,要特別注意阻抗的控制,阻抗過小(過大)都會對線路中的電流及電壓造成影響,進而形成信號干擾問題。當然,在高速數字電路的設計中,是很難以讓臨界阻抗與電路新城相互匹配的狀態,這就強調,高速數字電路信號系統,應最可能的處于較為合適的狀態,以最大程度上提高高速數字電路的信號質量。

1.2高速數字電路電源的設計

高速數字電路電源設計,是設計技術研究的重點內容之一。對于高速數字電路而言,需要大量的低電壓元器件的應用,以更好地確保設計的需求。但是,低壓元器件的應用,帶來了一個問題,即電源穩定性受到一定的影響,造成電源設計問題的出現。因此,在實際的設計過程中,需要對高速數字電路電源設計作充分的考慮。在電源設計中“,電源完整性”是主要的關鍵因素,是指電源波形的質量。這一因素的影響主要表現為:

(1)瞬間電流產生過大,即在高速開關狀態下,線路器件極易產生過大的瞬間電流;

(2)信號回路阻抗變大,即在電路之中,過多的電感以至于回路阻抗變大,進而產生一定影響。因此,在高速數字電路電源的設計中,最為理想的狀態的設計就是在高速數字電路電源系統中,并不存在所謂的“阻抗”。這樣一來,不僅不存在阻抗所帶來的損耗,而且確保了系統中各電位的恒定,當然,在實際之中,理想狀態的設計是不存在,電源系統所形成的干擾噪聲,對高速數字電路系統的運行造成較大影響。于是乎,電路設計應對電源的電阻及電感做充分的設計考慮,提高高速數字電路設計的有效性。

2結語

篇(2)

【關鍵詞】容錯技術硬件冗余 VHDL代碼

1 引言

數字硬件電路設計越來越精密，但其故障的檢測也越來越難。而數字電路的設計大都是用VHDL語言來描述的，因此提出了一個在VHDL描述中自動插入故障容錯結構的工具。采用這種工具來做容錯電路的設計，用戶可以根據不同的需求在VHDL源碼級自動做電路故障容錯設計。

2 電路源碼級故障容錯的插入工具

數字電路自動化實現故障容錯，也就是在用VHDL語言設計數字電路時，自動化的加入故障容錯結構，并且最后得到具有容錯功能的VHDL描述的數字電路。這個自動化的過程用一個工具來實現，也就是故障容錯結構自動插入工具。該工具由六部分組成，如圖1所示。

VHDL源碼經過分析器轉化成一種特殊的中間數據格式，存儲在設計庫中；這種數據格式以有向無環圖（DAG）的形式組織起來，保存了VHDL完整的語義信息。用戶通過用戶接口輸入某些信息，來定位所需容錯的關鍵部件及從故障容錯器選擇所用的容錯器件。容錯后的數據重新送回到設計庫中，用反編譯系統再次恢復成VHDL代碼。本文對基于硬件冗余技術對源碼級容錯結構插入過程進行闡述。

3 硬件冗余技術

硬件冗余技術采用在系統中多加的硬件資源，包括被動冗余、主動冗余及主被動相結合三種形式。

被動冗余又稱為靜態冗余（Masking Redundancy ），它不改變系統的結構，靠附加的元器件來屏蔽掉故障元器件的作用。常用的被動冗余稱為三模冗余（Triple Modular Redundancy， TMR）結構。系統由相同功能的三個模塊及表決器構成，三個相同模塊同步運行，三個模塊的輸出作為表決器的輸入，系統的輸出是多數表決的結果。

所謂的主動冗余技術，就是能讓系統配置動態的改變，從而消除故障對系統的影響，同時補充系統冗余。當系統模塊發生故障時，依靠存儲多個模塊和故障檢測機構，通過系統內部的一次重組來切除或替換故障模塊。

4 硬件冗余的插入過程

數字電路設計者在使用該工具時，首先需要編寫電路的VHDL源碼、同時要提供采用的容錯技術類型及想要的容錯的位置（設計單元名和需復制的對象名）這些信息。

此處假定需要容錯的位置是：設計單元A，需復制的對象RESULT，而容錯技術采用硬件被動冗余中的三模冗余技術。插入技術主要由以下過程來實現。

4.1 三個新信號的拷貝

如圖2所示，首先通過設計庫的search（pname，sname）函數從庫中找到用戶所輸入的設計單元A，然后再使用符號表的 search（object_name，global）函數從符號表中查找目標對象RESULT，進行相對應的屬性修改后，清空temp。經過這些步驟后，完成了三模冗余技術所需要的新對象的聲明。

4.2 語句的復制

如圖3所示，該流程圖是對于語句的修改。

經過上面的步驟，完成了三模冗余技術的對象復制部分，將這些信息修改完成后再返存入設計庫中，實現了在數字電路的VHDL源碼級進行故障容錯結構的插入。

5 結語

利用自動化工具在數字電路的VHDL源碼級進行故障容錯結構的插入，能夠有效的提高設計者的工作效率。

參考文獻

[1]徐拾義.容錯計算系統[M].武漢：武漢大學出版社，2010.

[2]L.Entrena，C.Lopez，E.Olias.Automatic insertion of fault-tolerant structures at the RT level.7th IEEE Int.On-Line Testing workshop，July 2001，48-50.

[3]齊星剛.VDHL編譯器設計技術研究[D]. [碩士學位論文].成都：四川大學，2013.

[4]Isabel Gonzalez，LuisBerrojo. Supporting fault tolerance in an industrial environment：the AMATISTA approach.7th IEEE Int.On-Line Testing workshop，July 2001，178-183.

篇(3)

關鍵詞：脈沖與數字電路；實踐教學；教學內容；教學方法

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2014）10-0019-02

一、引言

《脈沖與數字電路》是電子信息、通信、計算機控制等專業的一門重要的專業基礎課，也是面向我院很多專業的一門基礎課。隨著“數字時代”的到來，該課程的作用與地位與日俱增。這不僅因為其理論知識在工科專業中占有重要的基礎性地位，更重要的這是一門理論聯系實際非常緊密的課程，通過本課程的學習，使學生掌握課程的基本理論、基本知識和基本技能，為深入學習后續課程并與有關專業的結合打好基礎。

二、教學體系和教學內容改革

調整脈沖與數字電路課程的授課學期，建立層次化、模塊化的教學體系，對課程重新進行整合。整合后的脈沖與數字課程包括：“理論體系”、“實驗設計”、“電路仿真”以及“課程設計”。調整了實驗課程的教學內容，在教學內容和教學手段等方面進行了改革，進一步精簡小規模器件和傳統設計方法的介紹，加強現代設計方法的討論，提高了“脈沖與數字電路”課程的教學水平，使學生了解、掌握數字電子技術發展的最新知識。注重將課堂教學向課外延伸，鼓勵學生通過課堂學習掌握數字電路設計理論知識，在創新實驗室自行開展創新活動，學生通過理論與實際應用的結合，提高了自身的實踐和創新能力。依托綜合性大學文化優勢，以大學生科技活動延伸課堂教育，積極開展大學生科技創新活動。學生通過課堂學習掌握的數字電路設計理論知識，在電子創新實驗室開發小制作等，通過理論與實際的結合，提高了自身的實踐能力和創新。

1.緊跟數字電子技術的發展，適時引進新的教學內容。（1）“教、學、做相結合”的教學方法。教學中每章都從最基本的應用實例出發，由實際問題入手通過技能訓練引入相關知識和理論，由實訓引出相關概念及相關電路。（2）“循環式”教學方法。通過實訓得到感性認識、定性認識。在簡單電路的基礎上通過逐步完善的方式一步一步組合成復雜系統，通過對基本電路的多次重復，以循環向上的方式達到更高的程度。（3）“支架式”教學方法。將知識點分成基本邏輯器件、基本邏輯器件構成的數字電路、基本數字電路構成的簡單數字電路應用系統等模塊，每個模塊處于不同的層次，只有掌握了前面的模塊，才能學習后面的模塊，就像攀登支架一樣。

2.多種教學手段相結合的教學方法。針對這門課程的教學特點，在授課過程中采用課堂教學、實驗教學相互交叉融合的教學結構；制作《脈沖與數字電路》電子課件，利用多媒體等現代化教學手段教學；準備建立《脈沖與數字電路》課程學習網站，充分利用網絡進行輔助教學。實踐教學環節所占比例高，實踐環節改革力度大。增加了軟件仿真環節，在教學內容上更加注意體現現代技術要求的背景知識的教學特色，將最新的知識與技術納入教學內容，同時將科研和教學改革中與教學內容相關的成果引入教學過程中，通過理論與實際的結合，進一步提高學生的實踐能力和創新精神。

3.全新的考試方式。期末考試采用純理論試卷考試，占60%的成績；平時采用階段考試和實驗考核結合的方式，分別給出成績，結合平時的出勤、作業、實驗、課堂表現等方面給出40%的平時成績。

三、教學方法和教學手段的改革

在教學方法上，改變傳統的“滿堂灌”的教學模式，倡導并采用研究型學習。如針對“計算機輔助邏輯化簡”、“計算機輔助狀態化簡”等專題讓學生查閱資料、撰寫小論文，開發計算機輔助設計軟件。并讓學生走上講臺介紹各自的研究結果，鍛煉了學生的綜合素質，取得了很好的效果。為了使學生學習、了解器件的基本知識和使用方法，根據設計要求，自己到市場選擇器件，使學生在實際工作中了解器件的價格，掌握器件選購的方法和注意事項，為今后走向社會打好基礎。教師注重將科研成果轉化成本科教學的內容，一方面體現在編寫的教材中，另一方面將自己的科研成果、工程設計方法和經驗融入課堂教學中。如各種集成電路的特點、選擇方法以及正確使用方法等，如何根據集成電路的帶負載能力，在滿足應用需求的條件下，正確選擇拉電流負載或灌電流負載以及采取必要的驅動方式。這種理論結合實際的教學內容，充分調動了學生的學習興趣和積極性，培養了學生解決實際問題的能力，取得了非常好的效果。注重將課堂教學向課外延伸。以大學生科技活動延伸課堂教育，積極開展大學生科技創新活動。學生通過課堂學習掌握的數字電路設計理論知識，通過理論與實際的結合，提高了自身的實踐能力和創新。

隨著科學技術的發展，新的教學手段必須體現在整個課程的教學環節中。本課程的特點是內容豐富、圖表較多，傳統的課堂教學有一定的困難，而采用多媒體技術將復雜的圖表直觀、形象地展示出來，不僅便于教師的講解和學生的學習，而且還將大大增加課堂的信息量，解決課時少、內容多的矛盾。但是課堂教學不能完全依靠多媒體課件，從調動學生思維、加強師生互動和循序漸進講解以便學生理解等方面考慮，目前“脈沖與數字電路”課程中主要采用了PowerPoint課件和板書相結合的方法，可以相互取長補短，效果較好。利用脈沖與數字電路課程網站，將教學內容制作成視頻資源、課件等資源鏈接等放在網絡平臺上，充分發揮網絡突破空間、距離限制的優勢，讓學生能夠最大限度地利用學習資源，自主地學習和提高，彌補課堂上未能及時消化吸收的部分內容。

四、實踐教學內容和方法的改革

在傳統的教學理念中，長期存在著重視理論教學而輕視實踐教育的問題。教師只注重對學生理論知識的講授與輔導，相對忽視了理論知識在實踐中的應用，這導致學生的實際動手能力普遍偏低。此外，大多數的實驗教學都是作為理論教學的補充，并不單獨設課，而且試驗內容往往都是驗證性的，雖然能夠使學生加深對理論知識的理解，但是會在一定程度上造成學生的思維局限于相應的理論課程。從總體教學計劃上來說，相對于理論教學實驗學時相對較少，這讓學生沒有足夠的時間消化實驗老師講解的內容，只能被動地按照要求完成實驗任務，而不能有效利用做實驗的機會進行實踐能力的培養。

1.改進實驗教學方法，提高教學效率。在實驗教學方式上，要改變傳統的實驗教學方式，采用多樣化的實驗課程組織方式。在實驗課上教師可以只對實驗原理、實驗內容進行適當的講解，對稍微復雜的實驗進行現場演示，給學生更大的自由發揮的空間。這樣學生會根據老師布置的實驗任務，積極開動腦筋，嘗試采用不同的試驗方法來解決問題，從而達到實踐教學的目的。根據電子信息產業發展新的形勢，逐步改革傳統的實驗教學方法，充分利用多媒體等現代化教學手段于實驗教學中。完善實驗教學資源共享的網絡系統、實驗室網絡管理化系統和實驗教學指導與監控系統，學生在做實驗之前可通過網絡系統對實驗進行預習，熟悉儀器工作原理和使用方法，從而充分利用實驗課堂時間，提高實驗教學的效率和教學水平。

2.提高學生學習的積極性。探索實驗教學的新型模式，建立“以人為本”的實驗教學方式，通過實驗設備的更新、實驗內容的改革，增加實驗室對學生的吸引力，充分調動學生參與實踐的積極性。改變實驗教學方法，變以老師為中心的實驗教學方式為教師與學生、學生與學生平等開放的教學方式，提高學生做實驗的興趣。鼓勵學生認真對待電子信息類專業中的每一個基礎的和專業的實驗，把那種“質疑一切，一絲不茍，勇于探索，努力學習，大膽動手”的精神，貫穿于每一個實驗之中。循序漸進，通過由簡單到復雜、由一般到個別的實驗訓練，達到理論聯系實際的目的。學生在做完基本的實驗項目后，在學有余力的前提下，可以根據個人的興趣和愛好，選擇參加一些層次較高的具有綜合性和研究性的開放性實驗。這類實驗教學的內容大多是來源于具體的橫向的項目或縱向的科學研究與技術革新課題，具有先進性、綜合性和科研性。教師在進行實驗指導時，應發揮學生在學習中的主體作用，積極調動學生的積極性，培養學生勇于探索、敢于實踐的進取精神。同時要鼓勵學生以市場為導向，尋找科研開發群體，運用集體的智慧和力量，進行創造性實驗，使學生獲得發揮創造才能的機會。這種開放式的實驗教學方法，是培養學生創新能力，拓寬學生知識面，增長學生動手能力的有效途徑。

五、結論

通過以上各項改革，提高了學生分析問題、綜合問題、解決問題的能力，既滿足學生對知識的渴求，又培養了獨立探索、富于創新、勇于開拓的精神；具有生動、形象、操作性強的特點；加強了現代設計方法的講授和討論；注重將新技術和教師的最新科研成果、工程設計方法和經驗融入課堂教學中，充分調動了學生的學習興趣和積極性；注重將課堂教學向課外延伸，積極開展大學生科技創新活動；通過理論與實際的結合，進一步提高了學生的實踐能力和創新精神。

參考文獻：

[1]李曉輝，許先番.電子信息科學與工程類專業學生創新能力培養的實踐與探索[D].2008年全國高等學校電子信息科學與工程類專業教學協作會議論文集，北京郵電大學出版社，2008.

篇(4)

關鍵詞：等占空比；奇數分頻器；倍頻器；格雷碼計數器

在基于FPGA的數字電路設計中，雖然可以使用集成鎖相環(EDA軟件提供的宏功能模塊)來進行時鐘的分頻、倍頻以及相移設計，但是這類鎖相環數量有限，因此在一些場合需要自主設計電路進行時鐘分頻。

文中設計了一種簡單的電路結構實現奇數等占空比分頻，全部電路都采用CMOS元器件構成，與現在非常流行的CMOS工藝相兼容，可以方便的集成到芯片上，實現分頻功能。

本設計要點是利用倍頻器將輸入頻率變為原來的2倍，然后對加倍后的頻率進行偶數等占空比分頻。設計中倍頻器的實現受到數字電路中邊沿檢測電路的啟發，完全與CMOS工藝兼容，其難點是時序的控制，直接影響到整個電路能否工作；偶數分頻還是采用計數器實現，但是設計中利用格雷碼來計數，盡可能最大的消除了計數時電路可能產生的冒險現象。本設計利用Candence自帶的仿真工具Spectre進行了仿真驗證。

1 奇數分頻電路設計原理

受外部周期信號激勵的震蕩，其頻率恰為激勵信號頻率的純分數，都叫做分頻。分頻的目的在于只用一個振蕩器(如石英晶體振蕩器)通過分頻電路得到所需的不同頻率的時鐘信號。可用計數器和門電路實現分頻或者用比較器實現分頻。例如5分頻電路，從0000開始計數，當計數到0100時，讓計數器發出一個脈沖，迫使計數器復位，再從0000開始計數，則此脈沖就是分頻后的脈沖信號。另一種方法是用計數器作為計數電路，與比較器預置的數字N比較，一旦兩者相等，就輸出一個脈沖信號。此信號即為N分頻信號。當實現等占空比分頻時，奇數分頻用計數器來分頻實現就比較困難。

有些文章介紹過實現占空比為50%的N倍奇數分頻電路的方法。大多數是采用2個模N計數器，當計數到相同的值時分別用時鐘的上升沿和下降沿觸發，再將2個非等占空比信號相與，來實現奇數等占空比分頻。原理很簡單，但是用2個計數器，浪費資源，尤其是現在芯片做的越來越小，面積是一個很重要的制約芯片發展的因素。而且計數器產生的信號有很多毛刺，即所謂的冒險現象。本文提出了一種新的方法，原理框圖如圖1所示，來解決以上問題。

當要求N奇數等占空比分頻，輸入頻率為CLK，輸出頻率F，則三者滿足如下關系

F=CLK /N(1)

利用倍頻器將CLK信號二倍頻，輸出信號F1 頻率為CLK的2倍，即F1=2CLK，因此計數器只需對2CLK信號進行(2N)倍偶數等占空比分頻，實現起來十分方便。此時三者的關系如下

F=(2CLK)/(2N)(2)

1.1 倍頻器原理

倍頻器的作用是將奇數分頻變為偶數分頻，它的設計受到數字電路中邊沿檢測電路的啟發，在數字電路中，尤其是FPGA方面的設計，譯碼器肯定會用到，一般的大規模集成電路的譯碼器都會多出一根輸出信號，作為邊沿檢測，來檢測地址的電平翻轉?？梢苑抡沾嗽O計，來實現倍頻。比如輸入時鐘CLK，在CLK的上升沿和下降沿，輸出信號都翻轉，即只要CLK電平發生翻轉，則輸出信號F1就跳變。這樣得到的輸出信號的頻率就為CLK頻率的2倍，即F1=2CLK。用數字電路的基本門單元進行邏輯設計。電路圖如圖2所示。D觸發器構成T觸發器，只要其時鐘發生跳變，其輸出就跳變。D觸發器由多路開關組成，其電路圖如圖3所示。

首先假設輸入頻率CLK和D觸發器的輸出Q的初始狀態均為高電平1。經過邏輯運算，F1輸出低電平0，即D觸發器的時鐘為恒定電平，其輸出維持1不變?，F在建設輸入頻率CLK發生跳變，CLK跳變為低電平，此時由于延時，D觸發器的輸出Q仍然維持1一段時間，在這段時間里，F1的電平跳變為1。當F1跳變時，D觸發器輸出隨之發生跳變，由1變為0，此時再與CLK的低電平邏輯組合，F1的輸出又跳變為0。由此可以看出，CLK一次電平跳變，F1的電平跳變2次。即頻率滿足如下關系

F1=2CLK(3)

圖2實現了輸入信號CLK的倍頻。

圖4給出了圖2所示的倍頻器電路輸入和輸出時鐘的波形示意圖。其中F1的高電平寬度與延遲有關，假設觸發器的延遲為tdq ，各個基本單元的延遲為tab，所以tn滿足

tn=tdq+4tab(4)

其中4tab分別為圖2中I3，I5，I7，和I8的延遲。有一點必須注意，tn必須足夠寬，使得圖1中的計數器可以計數，考慮最壞情形，tn必須大于計數器的傳播延遲和建立時間。本設計中I5和I6均采用相同的反相器鏈設計，來增加F1的高電平延遲。反相器鏈前幾級PMOS管采用倒比管，以此增加上升時間，增加延遲，最后一級采用驅動管，來驅動后面的負載。但是反相器鏈不能一味的增加反相器，因為延遲太久可能導致倍頻器不能對輸入時鐘進行雙邊沿采樣，即倍頻。

本設計的重點就是時序的控制，延遲時間直接影響后面的計數器的工作。

1.2 格雷碼計數器原理

在高速電路中計數，當計數值跳變時電路可能會出現冒險現象，使分頻電路的可靠性降低，為了消除冒險現象，本設計中計數時采用格雷碼計數，使計數值跳變時只有1位信號發生變化。為了詳細說明原理，以3分頻設計為例，當要求實現等占空比的3分頻電路時，采用此設計，經過倍頻器倍頻，輸入頻率加倍，計數器需要實現6分頻，需要為6進制計數器，會有6個狀態的跳變。格雷碼跳變順序為

001―011―010―110―111―101(Q2Q1Q0)

在格雷碼計數器值從001到101的6個狀態跳變過程中，每次跳變都只有1位信號發生變化，其跳變過程中不可能出現任何的毛刺輸出。有效的避免了冒險現象的發生。為了實現等占空比分頻，選定值010，當計數器計數到此值時，進行輸出時鐘翻轉，經過3個時鐘后恢復到初始狀態，輸出時鐘再次翻轉，這樣計數器實現了6分頻。

采用3個D觸發器和門級單元邏輯組合實現六進制計數器，為了實現等占空比，D觸發器需要為下降沿出發，計數的狀態轉移順序按上面的格雷碼跳變順序，Q2 作為輸出，用卡諾圖化簡后得到邏輯表達式如下

Q0*=Q2Q1+Q0Q1(5)

Q1*=Q1Q0′+Q2′Q0(6)

Q2*=Q1Q2′+Q2′Q1Q0′(7)

根據表達式設計格雷碼6進制計數器，電路圖如圖5。Q0* 、Q1*、 Q2*按照上面的表達式，采用基本的門單元進行邏輯組合，組合前先利用范德蒙定律將表達式化簡。

2分頻電路仿真驗證

將圖1作為頂層電路，圖2和圖5作為其子電路，對圖1進行仿真。仿真工具采用Candence自帶的仿真工具Spectre，輸入時鐘信號CLK占空比為1：1，仿真結果如圖6所示。

從圖6仿真結果看出分頻后的時鐘F滿足設計要求，實現了3分頻，且占空比1∶1，且波形規則，沒有毛刺，從而驗證了本設計邏輯正確。

3等占空比任意奇數分頻電路的設計思路

本論文提出的原理思想，可以很容易的推廣到等占空比為50%的任意奇數分頻電路的設計中。

只需對輸入頻率CLK信號進行倍頻，得到(2CLK)時鐘信號，剩下的只

需對(2CLK)信號進行偶數分頻，偶數分頻的方案已經很成熟，利用計數器，計數到N/2-1，然后時鐘翻轉，即可實現等占空比分頻。采用格雷碼計數器，又很好的消除了冒險現象。

4 結束語

文中提出利用倍頻器和格雷碼計數器實現等占空比奇數分頻電路，給出了3分頻電路的完整設計，并且對3分頻電路進行了仿真驗證，結果完全符合設計要求。

在基于FPGA的數字電路設計中，在一些場合需要自主設計電路進行時鐘分頻。根據本文提出的原理思想，可以方便的實現等占空比任意奇數分頻。本設計全部電路都采用CMOS元器件構成，與現在非常流行的CMOS工藝相兼容，可以方便的集成到芯片上，實現分頻功能。在一些特殊的場合，本論文提出的實現等占空比奇數分頻的方法是很重要的。

參考文獻

[1] 杜剛，孫超，陳安軍. 基于FPGA技術的16位數字分頻器的設計.儀器儀表學報，2006(SI)：887-888.

篇(5)

關鍵詞：光電計數器；思路；設計分析

將不同種類的數字變換器接入到光電計數器的輸入通道中，并在與數字變換器相適應的換能器的作用下就可完成不同功能的數字化儀器的制作。電子計數器在科學研究和工業生產等領域都發揮著巨大的作用，達到了測量過程自動化的目的，具有操作簡便、精確度高、測量速度快、顯示結果直接以及功能多樣等優勢。一、設計光電計數器過程中的要求

信號輸入電路、計數、處理電路、計數狀態控制電路、顯示驅動電路、電源電路、顯示器是光電計數器的主要構成部分。信號輸入電路中能接收觸點開/關以及脈沖電壓（各種電壓幅度）形式的信號，通過連接信號輸入電路及光電耦合器的方式，成功的對計數電路和信號處理電路進行了光電隔離。此外，計數電路不僅能避免計數器出現復位的情況，還具有控制輸入信號的功能。外部控制電路能夠通過外接端子實現對計數器復位和工作的控制。 在設計光電計數器過程中，通常比較器整形都是由LM324組成的，放大整形部分由LM324同相放大組成，施密特觸發器則是由反相器組成的。

二、設計光電計數器的主要電路

光電計數器的工作過程主要是：紅外光信號在經過發射器發射后，利用反射作用在接收管的作用下轉變為電信號，經過放大比較整形后的電信號就成為了觸發脈沖。在加法計數器中，觸發脈沖就是計數脈沖，進行計數功能，而計數信號顯示功能由七段LED數碼管來進行。其中，脈沖紅外光交流驅動模式能更好的增大作用的距離。

三、光電計數器的技術要求和設計原理

SV直流穩壓電源對整個光電計數器的電路進行供電。由驅動紅外發射管VD1發射紅外線脈沖和多諧振蕩器產生的方波信號（330Hz）是光電計數器的設計原理。VD2在接收了被手阻擋而反射回來的紅外線脈沖后將其轉化成電信號，并在50 Hz的燈光干擾下對高通濾波進行濾除，濾除后的信號經過同相放大器（LM324）的放大，之后電壓比較器對其進行整形，形成幅值較大的方波信號，之后再由單穩態觸發器（555）進行延時整形，經非門處理后接入到74LS160（集成同步十進制計數器）的CP端，觸發脈沖通過七段LED數碼管（由CD4511驅動）顯示出來。以下是對分支電路的描述：

脈沖式主動紅外線檢測電路是紅外檢測電路的基本電路，包括VD1（紅外發射二極管）和VD2（紅外接收二極管）兩個主要的部分。VD1和V D2的安裝方式是平行的，指向也一樣，多諧振蕩器作用時，發射二極管能夠發射經方波脈沖調制的332赫茲的紅外線脈沖，但是接收二極管并不能接收到，發射二極管在收到手的阻礙的情況下，紅外線脈沖才會經過反射作用由接收二極管接收到。

555多諧振蕩器電路是一種混合集成型電路，擁有八個引出端，其基本電路是由555構成的，將數字電路和模擬電路進行了綜合。555多諧振蕩器電路的適用范圍非常廣，具有定時準確和輸出驅動功率大的優點，擁有單元內部電壓（寬范圍的電壓），可以將模擬電平接入到電路中。555多諧振蕩器電路通過發射紅外線來實現對相關裝置的控制，發射的功率越大，控制的距離越遠。在脈沖狀態下，紅外發光二極管才進行工作，脈沖的峰值電流越大，調制光/脈動光的有效傳送距離越遠，因此可以通過提高峰值電流的方式來延長紅外光的發射距離，達到增加控制距離的目的。

由324組成的整形電路的基本構件是電壓比較器，從整形電路中輸出的方波信號在電壓比較器的作用下能夠轉變為觸發脈沖。低通濾波和VD3（二極管）通過串聯的方式形成峰值檢波電路，在設計過程中需要注意的就是要將輸入信號脈沖的脈寬設置的遠遠大于阻容元件的時間常數。

放大整形電路的基本構造是SV單電源供電的LM324，進行大概16.5倍的同相放大作用。放大整形電路在工作原理是：將輸出信號傳送到另一個通向的運放端，然后提供大概0.8V的電壓給反向端，由反向端采取電壓比較工作。其中，如果提供的電壓大于0.8V的基準電壓時，那么輸出的是高電平；提供的電壓小于0.8V的基準電壓時，那么輸出的是低電平。

光電技術器的設計中利用集成同步十進制74LS160的功能，計數顯示電路能夠進行計數運算，CD4511驅動數碼管能夠進行紅外檢測，同時還能采用脈沖檢波和單穩態觸發器檢測等設計方法。才外，還應該注意在整個焊接組裝過程中要嚴格按照原理設計電路圖進行，在此基礎上注意做到先布置地線后設置萬能板，并減少交叉線的存在等細節問題，達到美觀實用的目的。

四、調試光電計數器的方法

首先采用斷電檢查的方法：參考原理圖對硬件電路進行檢查，要細致到每一個焊點。按照單元電路―模塊電路―系統的步驟分層次的調試光電計數器，調試的過程中的各項指標要參考設計圖中的進行。其次，采用通電檢查的方法：利用信號源及相關測驗儀器檢查每個模塊的電路在加入正常電壓之后的工作狀態中的電壓和波形是否正常，并進行相應的調整。一般采用數碼管、紅外耦合反射對管、電阻、脈沖紅外驅動發射器（例如：555）、電容、74LS160、CD4511、LM324等器件來構成電路，進行參數計算。

五、設計光電計數器過程中常見的問題及和應對措施

在引入了50赫茲的交流電后對紅外線反射管產生了干擾，影響其正常工作，因此要對50赫茲的交流電利用高通濾波電路來濾除交流信號。出現經常性觸發脈沖現象的原因是：信號在進行了波形比較和包絡檢波步驟后存在大量的毛刺?？梢岳?55單穩態觸發器來延時處理電路，從而避免多次觸發計數脈沖的問題。接收管和發射管之間可以設置擋板來預防黑管在沒有物體經過時自動接收信號的情況。多諧振蕩器在沒有設置二極管的情況下，產生的方波占用很大的空間（大于1/2），通過在555單穩態觸發器上加入二極管的方式來減少占空比。

參考文獻

[1] 陳振官，陳宏威等.光電子電路及制作實例[D].北京：國防工業出版社，2010.7.

[2] 胡燕如，耿蘇燕.高頻電子線路[D].北京：高等教育出版社，2011.3.

[3] 胡燕如，耿蘇燕一模擬電子技術基礎[D].北京：高等教育出版社，2009.5.

[4] 中國集成電路大全編寫委員會.中國集成電路大全[D].TTL集成電路.北京：國防工業出版社.2010.4.

篇(6)

    作為近年來組織與引導學生開展自主學習、科學研究與設計創新的第二課堂,大學生實踐培訓基地已逐漸引起國內各高校的關注,對于形成“課內外結合、全方位、立體化”的科技活動平臺,提升學生工程實踐能力起到了重要作用。近年來,桂林電子科技大學投資過百萬創建了電子設計培訓中心,該中心既是電子設計競賽的學生培訓基地,也是廣西區電子設計競賽的測評場所,更是桂林電子科技大學的電子信息科技活動平臺。其建設思路定義為:以全國大學生電子設計競賽為主線,整合電子信息類教學資源,以學生為中心,以創新思維和實踐動手能力的訓練為核心,以培養創新務實高素質的應用型人才為宗旨,以創新思維、基本科研技能及知識綜合應用能力等多層次訓練為目標的電子信息科技文化活動平臺。中心根據學生科技活動特點及學科發展要求,除購置了電腦、示波器、信號發生器、穩壓電源等常用儀器設備以外,還配置了EDA開發系統、DSP開發系統、單片機開發系統、德國“樂普科”自動制版系統等設備。中心網站定期公布一些題目,全校學生均可自愿參加制作,經培訓中心指導教師驗收合格后,即可進入中心學習。中心在時間、空間、資源、指導等方面對學生進行開放式管理,培養學生的自覺研究習慣。培訓中心的主要功能包括:

    1.1開展一系列分項目、分層次的講座,包括有關電源、DDS信號源、掃頻儀的原理,設計思路,高頻電路,FPGA,單片機,控制理論,論文寫作等專題以及電路調試中的實用方法和技巧。近三年來,電子設計培訓中心在區內開出公開講座2次,校內講座10余次。

    1.2編寫《Protel設計與提高》、《FPGA實踐與應用》等培訓教材,面向電子設計愛好者組織經常性的培訓,通過訓練考核促進學生設計與制作能力的提高。同時,利用與電子行業相關企業建立的合作機制,由企業主動提供新產品、新設備,對師生開展進校集中培訓,介紹行業的新知識、新理論、新技術。

    1.3為有較強創新意識和實踐動手能力的學生參與創新性實驗項目、教師科研、畢業設計、課程設計等提供技術指導及設備支持?！靶」β蕯悼亟恢绷麟娏髟础薄ⅰ盎贔PGA的RFID實訓平臺”、“智能無線搜救系統”、“基于軟件無線電的數字SSB無線收發機”等一批學生項目相繼完成并通過測試。

    1.4作為大學生電子設計競賽廣西賽區的測評基地,為整個廣西賽區作品的測評提供全套設備和良好的測試環境。培訓中心的管理采用教學改革項目模式,學校每年驗收一次,根據中心當年的培訓規模、參賽成果等劃撥下一年度經費。電子信息類專業學生通過中心的活動擴大了知識面,同時學校也遴選出了一批參加區級和國家級競賽的種子選手。

    2注重興趣培養,夯實入門基礎

    在學生入校之初,就宣傳“先實踐、后理論、再實踐”的學習方式,鼓勵學生及早參與競賽培訓、體驗實踐創新。通過獲獎學生經驗介紹會等形式,使新生深刻意識到:具有大賽經歷的學生,會帶著大賽中的許多實踐問題學習理論課,迅速渡過認知階段,加深對理論知識的理解。因此,并非要課程都學完才能參加大賽,要提前介入,介入得越早越好[4]20-22。參與培訓的學生以自愿為基礎,采用三人組隊形式。組隊時,提倡專業搭配、學科交叉,具有電路制作、軟件仿真、單片機編程、機械設計等專長的學生合理分工,優劣互補。組隊形式從一開始便基本固定下來,經過長期的磨合、磋商后,一旦有了賽事,小組成員之間即可默契配合、各司其職,為獲取佳績奠定了基礎。對于剛接觸競賽培訓的學生,組織參觀演示性強的往屆學生獲獎作品,提高學生的參與興趣。分別從數字電路、模擬電路、單片機、DSP及EDA等幾個方面介紹基礎理論知識,然后開設一些簡單的單元制作項目,具體內容包括:信源電路、搶答器、計時器、放大器、傳感器、濾波器等。這些單元電路既是各種通用電路的基礎,又都具有趣味性和可欣賞性,可以作為獨立的成果進行展示,從而激發學生學習電子信息類知識的熱情和自信心,初步體驗電子設計制作的基本流程,邁出實踐創新的第一步。

    3研究競賽選題,推行層次化訓練

    全國大學生電子設計競賽的選題范圍“以電子技術(包括模擬電路和數字電路)的應用設計為主,可以涉及單片機、可編程器件及微機(微機主要作開發用)。題目盡可能考慮到教學的基本要求,并兼顧新技術的發展?！睔v年競賽題目主要分為:(1)無線收/發信機;(2)數據采集、測量、傳輸與控制系統;(3)高、低頻信號源;(4)交、直流放大器。細化到實際課程中,則涵蓋模擬電子電路、數字電子電路、高頻電路、傳感器技術及應用、微機原理、單片機接口技術、PLD可編程技術、自動控制原理等多門課程[5-7]131-148,415-420,130-132。根據大學生電子設計競賽的題型和內容傾向,針對需要掌握的基本知識、技術及技能,結合電子信息類應用型人才培養方案要求,開展層次化訓練。

    3.1分項訓練對于具備一定設計制作基礎的學生,根據模擬電路、數字電路和單片機電路模塊分別進行分項專題訓練。模擬電路部分主要訓練項目為:音頻功放(包括音調、功率放大)、電源(穩壓、穩流)、程控放大器;數字電路部分包括:常規器件實現數字鐘、方波的展寬與變窄、常規器件實現的頻率計;單片機電路部分包括:單片機配合A/D轉換器實現數字電壓表、單片機與D/A轉換器實現的波形發生器、單片機對電機的控制。

    3.2綜合訓練融合基礎層次的多個模塊給出設計題目和參數要求,啟發性地講解設計要點,使學生建立起系統的概念并自主設計、制作作品。

    3.3跨學科集成訓練集中進行涉及自動化、機械、光學等多方面、跨學科的綜合訓練,包括:直流穩壓源、信號發生器、無線收/發信機、信號檢測與控制系統、數據采集與控制等。指導教師給出參數要求和大致參考方案,具體的設計和實施則通過學生查閱資料、教師答疑和學生自己的實踐來完成[8]154-156。

    3.4賽前沖刺在開賽前期,參照電子設計競賽模式,采用模擬試題,要求學生以2-3人組隊的形式,在設定的時間限度內完成資料查閱、方案選擇、電路制作、程序調試、問題排查、論文寫作等一系列工作,體驗競賽氛圍和工作模式。同時,邀請有豐富競賽經驗的指導教師或企業工程師開設專題講座,講評電子制作作品,補充競賽方法和技巧,開拓學生的知識結構,使學生的實戰能力得到快速提高[9]120-123。為了能更真實地反映出學生電子設計制作的實際水平,當前在區級賽和國家級賽中,逐漸加設了全封閉式的制作類專項競賽。由組委會提供儀器設備、電路元件、萬能板等硬件設備,各參賽隊只能攜帶參考書籍和未寫入程序的單片機小系統板入場。參賽隊員需自行查閱資料、設計電路方案、列出元件清單并領用元件、在萬能板上布設元件、焊接電路、調試并測量數據。針對這一競賽形式,反饋到賽前培訓中,則更需要加強對學生基礎知識、獨立工作能力和拼搏精神的培養和鍛煉。

    4開展校級競賽,提供練兵舞臺

    學科競賽是考查學生基本理論知識和提高解決實際問題能力的重要途徑,同時也是培養學生實戰經驗和良好心理素質,從而在電子設計競賽中獲取佳績的重要保障。參照電子競賽的題型設置和考核方式,結合學校電子信息類專業培養目標,定期舉辦多項校級競賽。競賽依托豐富的校企合作資源,多采用企業提供競賽經費或器件設備的形式,在題目中引入企業生產的實際問題,使競賽來源于實踐、服務于實踐?！癟I杯”模擬電子設計賽、“柯藍杯”電子設計競賽、ARM嵌入式系統設計競賽等各類賽事為學生提供了真刀真槍比能力的練兵平臺,同時極大地豐富了校園科技文化的內容,營造出濃厚的創新實踐學習氛圍。在競賽種類的安排上,貫徹“高低年級并行、基礎與提高并重”的方針,注意涵蓋各年級學生的需求。針對低年級學生,定期舉辦實驗儀器操作技能大賽,鼓勵學生熟練掌握儀器設備使用、數據讀取及常見故障處理技能,為之后的電子設計制作訓練奠定堅實的基礎。

篇(7)

第一屆全國大學生電子設計競賽于1994年在北京、四川和陜西3個省市開展試點;1995年在9個省市開展了第二屆競賽活動,全國有60多個代表隊參賽;到1997年,第三屆競賽活動已擴大到18個省市,有200多所高校1000多個代表隊參賽。原國家教委高教司決定,以后每兩年競賽一次。這說明電子設計競賽越來越被全國高等院校和有關部門重視。電子設計競賽是全國范圍的一種內容全面、要求較高的綜合能力考試,既考理論知識,又考設計、安裝、調試、相互協作、論文撰寫等多方面的能力?，F將前三屆競賽試題作一分析。第一屆競賽有2個題目,第二、三屆競賽各有4個題目,大致可歸納為6類:(1)電源類。如簡易數控直流電源,直流穩定電源。除此之外,其他題目所需電源也要自己設計;(2)信號源類。如實用信號源的制作;(3)測控類。如多路數據采集系統,水溫控制系統;(4)儀器儀表類。如簡易電阻、電容和電感測試儀,簡易數字頻率計;(5)放大器類。如實用低頻功率放大器;(6)無線電類。如簡易無線電遙控系統,調幅廣播收音機。分析以上試題有下列特點:(1)試題涉及的課程多。包括模擬電子電路、數字電子電路、高頻電子電路、功率電子技術、微機原理、單片機接口技術、PLD在系統編程技術、電工電子測量、自控原理;(2)綜合性強。每個題目必須依靠多學科知識才能解決問題,僅有理論水平是不夠的,還應具有較強的設計能力、實驗技能、計算機應用能力以及隊員之間的協作能力等;(3)實用性強。上述題目都是工業、科研、實驗室等方面經常用到的電路或儀器。

二、電子類課程存在的問題

通過分析以上試題,發現電子類課程目前存在著如下問題:(1)教學內容與科技發展不相適應。電子技術是發展最快、應用最廣的一門技術,而我們目前的教學內容與當今迅速發展的電子技術有較大差距,正像有些畢業生所說:“學的用不上,有用的沒有學”;(2)教學方法與能力培養要求不相適應。主要體現在我們的教學方式仍然是以知識傳播為主,以教師講為中心,學生的內在動力沒有充分發揮出來,不利于學生能力的培養;(3)理論與實際不相適應。所講內容與現場應用中的實際問題有一定距離,不利于調動學生學習的積極性;(4)考核方法與素質提高不相適應。目前我們實行的考試方法仍然是以書本知識為主,以閉卷筆試為主,注重死記硬背,不利于提高學生素質。

三、培養大學生電子設計能力的幾點措施

1.更新教學內容,重構課程體系

盡管電子技術的發展日新月異,新的器件層出不窮,但電子技術課的基礎地位不能動搖。因此,模擬和數字電路中的放大、振蕩、反饋、頻率特性、邏輯函數、組合邏輯電路的設計、時序邏輯電路的設計等基礎內容不能削弱。在此基礎上要更新教學內容,著重分析由功能單元構成的通用集成電路(如集成運放、集成功放、集成A/D、D/A變換器等)和計算機應用集成電路(RAM、EPROM等),同時還要加強ASIC教學內容(如PLD、FPGA等)。電子技術基礎是工程設計性很強的課程,在教學改革中必須用系統的觀念重構課程體系,建議將模擬和數字電路學完后,再開一門“現代電子系統設計”。

2.加強EDA教學,提高大學生電子設計自動化水平

國際電子技術的發展動態顯示出,ASIC與EDA是電子器件與電子設計發展的技術潮流。ASIC的開發必須借助于EDA工具,因此掌握EDA技術是對當今電子工程師的最基本要求。目前,美國等西方發達國家,全部都開展了EDA教學,其大學生在校期間就能用EDA技術開發出先進的電子產品。而我國在EDA教學方面還比較落后,只有一些重點院校才剛剛起步,多數院校還沒有將EDA納入教學中。從參加全國大學生電子設計競賽的獲獎作品看,凡利用了EDA技術用ASIC芯片實現的題目,均做得比較完善,關鍵是它大大節省了設計時間。因此,必須盡快建立EDA實驗室,積極開展EDA教學,提高大學生電子設計自動化水平。

3.改變教學方法,激發學生學習的動力

我們在培訓參加電子設計競賽隊員的過程中受到很大的啟發,盡管培訓時間短,但收效很大,關鍵是有一種非常強的學習動力在支持著他們,他們是在興趣中學習,主動性和積極性得到了很好的發揮。同時,這一經驗也給我們提出了一個新的問題,在我們平時的教學過程中,學生有沒有動力?他們學習的主動性、積極性是否完全發揮出來了呢?這是值得深思的問題。在當今教學改革的大潮中,應大膽改革教學方法和教學手段,給學生確立一個明確目標,通過該課程的學習,讓學生達到什么標準、完成什么任務,然后,圍繞該目標,采取多方位的教學模式,啟發學生動腦設計、動手制作,最終達到該目標。目前應特別注意學生對計算機、因特網感興趣這一特點,充分利用現代化的教學資源(校園網絡、計算機、多媒體教室),開發一些學生感興趣的課件,最大限度地激發他們學習的動力。

4.加強實踐環節,使理論能夠聯系實際

電子技術課程的特點是實踐性強,因此,必須加強這一環節,使他們學以致用,理論聯系實際。加強實踐環節可以采取多種方式,應根據本校特點確定自己的最佳模式。我們目前采取了如下幾種形式:①課內實驗。一般占課程總學時的1/4~1/3;②課外實驗。我們研制了180套微型數字電路實驗箱,給每個學生發一臺,讓他們帶回宿舍,自己隨時都可以做;③虛擬實驗。由于經費緊張,器件品種和數量少等現實問題,有些不能實現的復雜實驗,可以利用EWB、Pspice等軟件進行仿真實驗;④課程設計;⑤實習基地;⑥開設以實驗為主的“電子系統工程設計”選修課;⑦優異生參加老師的科研活動。